Verfahren zur Herstellung einer Verbundstruktur mit einer Dünnen Schicht aus Monokristallinem Sic auf einem Trägersubstrat aus Polykristallinem Sic

EP4066274 Art A1 5. Oktober 2022

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: EP4066274
Aktenzeichen: EP20807825
Anmeldetag: 26. Oktober 2020
Veröffentlichung: 5. Oktober 2022
Rechtsraum: EP
IPC: H01L21/02H01L21/324H01L21/04H01L21/762

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von