Verfahren zum Herstellen einer Verbundstuktur mit einer Dünnen Schicht aus Einkristallinem Sic auf einem Sic-Trägersubstrat

EP4066275 Art B1 27. Dezember 2023

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: EP4066275
Aktenzeichen: EP20807826
Anmeldetag: 26. Oktober 2020
Veröffentlichung: 27. Dezember 2023
Erteilung: 27. Dezember 2023
Rechtsraum: EP
IPC: H01L21/02H01L21/324H01L21/04H01L21/762

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von