Verfahren zur Herstellung einer Halbleiter-Auf-Isolator-Struktur für Hochfrequenzanwendungen

EP4088312 Art B1 13. März 2024

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: EP4088312
Aktenzeichen: EP21704847
Anmeldetag: 7. Januar 2021
Veröffentlichung: 13. März 2024
Erteilung: 13. März 2024
Rechtsraum: EP
IPC: H01L21/324H01L21/225H01L21/762H01L21/02H01L21/761

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von