Speicherschaltkreis für Sparse-Daten

Details

Veröffentlichungs-Nr.

EP4109451

Aktenzeichen

EP22179371

Anmeldetag

16. Juni 2022

Veröffentlichung

10. Januar 2024

Erteilung

10. Januar 2024

Rechtsraum

EP

IPC

G11C7/10G06F5/06G06N3/063G11C11/54

Abstract

Circuit (20) de mémorisation de données parcimonieuses pour recevoir un vecteur d'entrée de dimension Iz comprenant :- un codeur (21),- un bloc mémoire (23) comprenant une première zone mémoire (23a) et une seconde zone mémoire (23b) décomposée en un nombre Iz de mémoires FIFO, chaque mémoire FIFO étant associée à une composante du vecteur d'entrée, seules les données non nulles étant sauvegardées dans les mémoires FIFO,- un décodeur (22),le codeur (21) étant configuré pour générer un indicateur de données non nulles pour chaque composante du vecteur d'entrée,le circuit de mémorisation (20) étant configuré pour écrire les données non nulles du vecteur de données d'entrée dans les mémoires FIFO respectives et écrire l'indicateur de données non nulles dans la première zone mémoire (23a),le décodeur (22) étant configuré pour lire les sorties des mémoires FIFO et l'indicateur associé dans la première zone mémoire (23a).

Anmelder

Firmen

Commissariat à l'Energie Atomique et aux Energies Alternatives
Commissariat à l'énergie atomique et aux énergies alternatives

Land

🇫🇷 Frankreich

Fachgebiete