Einstellung der Lokalen Liniendichte zur Reduzierung der Verdrahtungsimpedanz in Beol Designs
EP4109522
Art B1
26. Juni 2024
Anmelder: Intel Corporation, INTEL Corporation 🇺🇸
Details
- Veröffentlichungs-Nr.
- EP4109522
- Aktenzeichen
- EP22165560
- Anmeldetag
- 30. März 2022
- Veröffentlichung
- 26. Juni 2024
- Erteilung
- 26. Juni 2024
- Rechtsraum
- EP
- IPC
- H01L23/522H01L23/528G06F30/394G06F30/398
Abstract
An integrated circuit structure includes a plurality of interconnect lines and a plurality of dummy lines that are co-planar with the plurality of interconnect lines, where a ratio of line length to end-to-end spacing of the dummy lines varies inversely with a density of the interconnect lines within each of a plurality of regions. The regions are of approximately equal area within a rectangular grid array.
Anmelder
- Firmen
- Intel Corporation
INTEL Corporation - Land
- 🇺🇸 USA
🇺🇸
Intel
US-amerikanischer Halbleiterhersteller mit Sitz in Kalifornien. Entwickelt und produziert Prozessoren, Chipsätze sowie weitere Halbleiterkomponenten für Computer, Server und eingebettete Systeme.
26.628 Patente in unserer Datenbank