Verfahren zur Herstellung einer Verbundstruktur mit einer Dünnen Schicht aus Monokristallinem Sic auf einem Trägersubstrat aus Sic

EP4128329 Art B1 3. April 2024

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: EP4128329
Aktenzeichen: EP21704868
Anmeldetag: 12. Januar 2021
Veröffentlichung: 3. April 2024
Erteilung: 3. April 2024
Rechtsraum: EP
IPC: H01L21/762H01L21/02

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von