Verfahren zur Herstellung eines Halbleiter-Auf-Isolator-Substrats für Hochfrequenzanwendungen

EP4154307 Art A1 29. März 2023

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: EP4154307
Aktenzeichen: EP21732484
Anmeldetag: 18. Mai 2021
Veröffentlichung: 29. März 2023
Rechtsraum: EP
IPC: H01L21/762

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von