Verbundstruktur für Mems-Anwendungen mit einer Verformbaren Schicht und einer Piezoelektrischen Schicht und Zugehöriges Herstellungsverfahren

EP4229686 Art A1 23. August 2023

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: EP4229686
Aktenzeichen: EP21794604
Anmeldetag: 27. September 2021
Veröffentlichung: 23. August 2023
Rechtsraum: EP
IPC: H01L41/08H01L41/312H01L41/09

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von