Verfahren zur Herstellung einer Mehrschichtigen Halbleiter-Auf-Isolator-Struktur

EP4490774 Art A1 15. Januar 2025

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: EP4490774
Aktenzeichen: EP23713725
Anmeldetag: 10. März 2023
Veröffentlichung: 15. Januar 2025
Rechtsraum: EP
IPC: H01L21/762H01L21/322H01L21/02

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von