Verfahren zur Herstellung einer Halbleiterstruktur mit einem Agglomerate Enthaltenden Schnittstellenbereich

EP4495980 Art A3 4. Juni 2025

Anmelder: SOITEC, Commissariat à l'Energie Atomique et aux Energies Alternatives 🇫🇷

Details

Veröffentlichungs-Nr.: EP4495980
Aktenzeichen: EP24216751
Anmeldetag: 29. November 2021
Veröffentlichung: 4. Juni 2025
Rechtsraum: EP
IPC: H01L21/18H01L21/02H01L21/322

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: SOITEC
Commissariat à l'Energie Atomique et aux Energies Alternatives
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

🇫🇷 CEA (Commissariat à l'énergie atomique et aux énergies alternatives)

Französisches staatliches Forschungsinstitut mit Sitz in Paris (Verwaltung) und Standorten wie Grenoble und Saclay. Forscht in Kernenergie, erneuerbaren Energien, Mikroelektronik, Werkstoffwissenschaften, Verteidigungstechnik und Informationstechnologien.

5.929 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von