Verfahren zur Herstellung einer Struktur mit mindestens Zwei Chips auf einem Substrat

EP4505515 Art A1 12. Februar 2025

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: EP4505515
Aktenzeichen: EP23719826
Anmeldetag: 3. April 2023
Veröffentlichung: 12. Februar 2025
Rechtsraum: EP
IPC: H01L21/02H01L21/18H01L21/78// H01L25/00

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von