Verfahren zur Herstellung einer Struktur mit einer Schicht als Barriere gegen Diffusion von Atomaren Spezies

EP4552152 Art A1 14. Mai 2025

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: EP4552152
Aktenzeichen: EP23734569
Anmeldetag: 20. Juni 2023
Veröffentlichung: 14. Mai 2025
Rechtsraum: EP
IPC: H10P90/00H10W10/10

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von