Verfahren zur Verdünnung einer Verbundstruktur auf einem Polykristallinen Sic-Trägersubstrat mit Verringertem Verzug

EP4584812 Art A1 16. Juli 2025

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: EP4584812
Aktenzeichen: EP23777328
Anmeldetag: 6. September 2023
Veröffentlichung: 16. Juli 2025
Rechtsraum: EP
IPC: H01L21/02H01L21/304

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von