Verfahren für Zeitempfindliche Ausfalloperation mit Niedriger Latenz
Anmelder: Intel Corporation 🇺🇸
Details
- Veröffentlichungs-Nr.
- EP4756622
- Anmeldetag
- 23. Oktober 2025
- Veröffentlichung
- 10. Juni 2026
- Rechtsraum
- EP
- IPC
- G06F11/10
Abstract
Methods and apparatus for low latency fail-operational Time Sensitive Networking. An apparatus includes an error detection and path switching (EDPS) circuit comprising circuitry to read data from volatile memory, detect whether read data is errant, the errant data including one or more uncorrectable errors, and send a message to access correct data corresponding to the errant data stored in a non-volatile memory device, the message identifying the correct data to be returned to the EDPS circuit. The apparatus receives the correct data and enables the correct data to be read by circuitry coupled to the EPDS circuit. The EDPS circuit includes Error Correction Code (ECC) logic to detect uncorrectable errors, detect the data has no ECC errors, and detect and correct single-bit errors to obtain corrected data. Data with no ECC errors and corrected data is immediately made available for reading by the circuitry coupled to the EPDS circuit.
Anmelder
- Firma
- Intel Corporation
- Land
- 🇺🇸 USA
US-amerikanischer Halbleiterhersteller mit Sitz in Kalifornien. Entwickelt und produziert Prozessoren, Chipsätze sowie weitere Halbleiterkomponenten für Computer, Server und eingebettete Systeme.
26.648 Patente in unserer Datenbank
Fachgebiete
Maucher Jenkins ist eine anglo-deutsche IP-Kanzlei mit britischen Wurzeln bis 1937, entstanden 2016 durch Zusammenschluss mit dem Freiburger Haus. Präsent in Deutschland, Großbritannien, der Schweiz und China, als Brücke zwischen den Rechtsräumen.