Rechenchip zur Toleranz Gegenüber dem Ausfall von mindestens einem Speicherkanal mit Hoher Bandbreite und Zugehöriges Halbleitergehäuse

Details

Veröffentlichungs-Nr.

EP4822694

Anmeldetag

9. April 2026

Veröffentlichung

14. Oktober 2026

Rechtsraum

EP

IPC

G11C5/02

Abstract

A compute die (200) includes a high bandwidth memory, HBM, interface subsystem (204). The HMB interface subsystem (204) includes an HBM controller circuit (206) and an HBM physical layer, PHY, circuit (208). The HBM controller circuit (206) is configured to control access of at least one HBM. The HBM PHY circuit (208) is configured to communicate with the at least one HBM. The HBM interface subsystem (204) is configured to tolerate failure of at least one HBM channel through channel redundancy.

Anmelder

Firma

MediaTek Inc.

Land

🇹🇼 Taiwan

Fachgebiete