Method for high-temperature annealing a multilayer wafer

WO2006082468 Art A1 10. August 2006

Anmelder: S.O.I.Tec Silicon on Insulator Technologies 🇫🇷

Details

Veröffentlichungs-Nr.: WO2006082468
Aktenzeichen: EP05708600
Anmeldetag: 3. Februar 2005
Veröffentlichung: 10. August 2006
Rechtsraum: WO
IPC: H01L21/316H01L21/762H01L21/321C30B33/00H01L21/324

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: S.O.I.Tec Silicon on Insulator Technologies
Land: 🇫🇷 Frankreich

🇫🇷 S.O.I.Tec Silicon on Insulator Technologies

S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.

323 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente Metallurgie & Oberflächentechnik

Vertreten von