Semiconductor integrated circuit device formed by automatic layout wiring by use of standard cells and design method of fixing its well potential

WO2006100795 Art A1 28. September 2006

Anmelder: Kabushiki Kaisha Toshiba 🇯🇵

Details

Veröffentlichungs-Nr.: WO2006100795
Aktenzeichen: EP05785817
Anmeldetag: 15. September 2005
Veröffentlichung: 28. September 2006
Rechtsraum: WO
IPC: G06F17/50H01L27/118H01L27/02H01L21/66

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Kabushiki Kaisha Toshiba
Land: 🇯🇵 Japan

🇯🇵 Toshiba

Japanischer Konzern, der Elektronik, Halbleiter, Energie- und Infrastrukturtechnik sowie Industrieanlagen entwickelt und herstellt.

13.647 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente Software & Datenverarbeitung

Vertreten von

Kein Vertreter erfasst.

Noch Fragen?

Wir helfen Ihnen gerne weiter. Schreiben Sie uns einfach.

Kontakt aufnehmen