Floor plan evaluating method, floor plan correcting method, program, floor plan evaluating device, and floor plan creating device

WO2006120745 Art A1 16. November 2006

Anmelder: Renesas Technology Corp. 🇯🇵

Details

Veröffentlichungs-Nr.: WO2006120745
Aktenzeichen: EP05739281
Anmeldetag: 12. Mai 2005
Veröffentlichung: 16. November 2006
Rechtsraum: WO
IPC: G06F17/50

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Renesas Technology Corp.
Land: 🇯🇵 Japan

🇯🇵 Renesas Technology

Renesas Technology war ein japanischer Halbleiterhersteller und Vorgängerunternehmen der heutigen Renesas Electronics. Das Patentportfolio konzentriert sich auf Halbleiter und elektrische Bauelemente sowie Software, ergänzt um Datenspeicher- und Schaltungstechnik. Anmeldungen stammen aus den Jahren 2000 bis 2009.

421 Patente in unserer Datenbank

Fachgebiete

Software & Datenverarbeitung

Vertreten von