Delay lock loop circuit, timing generator, semiconductor test device, semiconductor integrated circuit, and delay amount calibration method

WO2007049490 Art A1 3. Mai 2007

Anmelder: ADVANTEST CORPORATION 🇯🇵

Details

Veröffentlichungs-Nr.: WO2007049490
Aktenzeichen: EP06811948
Anmeldetag: 18. Oktober 2006
Veröffentlichung: 3. Mai 2007
Rechtsraum: WO
IPC: H03L7/081G01R31/28H03K5/00H03K5/04H04L7/00

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: ADVANTEST CORPORATION
Land: 🇯🇵 Japan

🇯🇵 Advantest

Japanisches Unternehmen mit Sitz in Tokio, Hersteller von Testsystemen für Halbleiter und elektronische Bauteile.

1.227 Patente in unserer Datenbank

Fachgebiete

Elektronik & Schaltungstechnik Mess-, Prüf- & Zeitmesstechnik Nachrichtentechnik & Telekommunikation

Vertreten von

Kein Vertreter erfasst.

Noch Fragen?

Wir helfen Ihnen gerne weiter. Schreiben Sie uns einfach.

Kontakt aufnehmen