Method of reducing risk of delamination of a layer of a semiconductor device

WO2007107176 Art A1 27. September 2007

Anmelder: Freescale Semiconductor, Inc., ST Microelectronics Crolles 2 SAS 🇺🇸

Details

Veröffentlichungs-Nr.: WO2007107176
Aktenzeichen: EP06724652
Anmeldetag: 17. März 2006
Veröffentlichung: 27. September 2007
Rechtsraum: WO
IPC: H01L21/3105B24B37/04B24D17/00H01L21/304

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Freescale Semiconductor, Inc.
ST Microelectronics Crolles 2 SAS
Land: 🇺🇸 USA

🇺🇸 Freescale Semiconductor

Ehemaliger US-amerikanischer Halbleiterhersteller, hervorgegangen aus einem Spin-off von Motorola, mit Schwerpunkt auf Mikrocontrollern und eingebetteten Prozessoren. Seit 2015 Teil von NXP Semiconductors.

2.392 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente Werkzeug-, Fertigungs- & Drucktechnik

Vertreten von