Method for designing semiconductor device and layout data verification program

WO2008114394 Art A1 25. September 2008

Anmelder: Fujitsu Microelectronics Limited 🇯🇵

Details

Veröffentlichungs-Nr.: WO2008114394
Aktenzeichen: EP07739001
Anmeldetag: 19. März 2007
Veröffentlichung: 25. September 2008
Rechtsraum: WO
IPC: G06F17/50H01L21/82

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Fujitsu Microelectronics Limited
Land: 🇯🇵 Japan

🇯🇵 Fujitsu

Japanisches Unternehmen für Informationstechnik, das Computer, Server, Netzwerktechnik sowie IT-Dienstleistungen und Softwarelösungen entwickelt und anbietet.

17.891 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente Software & Datenverarbeitung

Vertreten von