Method and apparatus for creating a gate optimization evaluation library

WO2008157156 Art A1 24. Dezember 2008

Anmelder: Tokyo Electron Limited, Yamashita, Asao, Funk, Merritt, Prager, Daniel, Chen, Lee 🇯🇵

Details

Veröffentlichungs-Nr.: WO2008157156
Aktenzeichen: EP08770652
Anmeldetag: 11. Juni 2008
Veröffentlichung: 24. Dezember 2008
Rechtsraum: WO
IPC: G06F15/00

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Tokyo Electron Limited
Yamashita, Asao
Funk, Merritt
Prager, Daniel
Chen, Lee
Land: 🇯🇵 Japan

🇯🇵 Tokyo Electron

Japanisches Technologieunternehmen mit Sitz in Tokio, einer der weltweit größten Hersteller von Halbleiterfertigungsanlagen. Aktiv in Beschichtungs-, Ätz- und Reinigungssystemen für die Chip- und Displayproduktion.

2.414 Patente in unserer Datenbank

Fachgebiete

Software & Datenverarbeitung

Vertreten von