Method for fabricating a mixed orientation substrate

WO2009036950 Art A2 26. März 2009

Anmelder: S.O.I.Tec Silicon on Insulator Technologies 🇫🇷

Details

Veröffentlichungs-Nr.: WO2009036950
Aktenzeichen: EP08832042
Anmeldetag: 16. September 2008
Veröffentlichung: 26. März 2009
Rechtsraum: WO
IPC: H01L21/18H01L21/762H01L21/265

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: S.O.I.Tec Silicon on Insulator Technologies
Land: 🇫🇷 Frankreich

🇫🇷 S.O.I.Tec Silicon on Insulator Technologies

S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.

323 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von