Method for preventing kirkendall void formation for packages fabricated by joining an electronic component finished with electroplated cu to solder and electronic packages fabricated by using the same

WO2009066825 Art A1 28. Mai 2009

Anmelder: Korea Advanced Institute of Science and Technology 🇰🇷

Details

Veröffentlichungs-Nr.: WO2009066825
Aktenzeichen: EP07851232
Anmeldetag: 4. Dezember 2007
Veröffentlichung: 28. Mai 2009
Rechtsraum: WO
IPC: H01L21/60

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Korea Advanced Institute of Science and Technology
Land: 🇰🇷 Südkorea

🇰🇷 KAIST

Südkoreanische technische Universität und Forschungsinstitution mit Fokus auf Ingenieurwissenschaften, Naturwissenschaften und Technologieentwicklung, unter anderem in Robotik und Elektronik.

1.309 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von