Clock frequency optimization for a time division multiplexing based multi-fpga emulator

WO2009090064 Art A1 23. Juli 2009

Anmelder: Synopsys, Inc. 🇺🇸

Details

Veröffentlichungs-Nr.: WO2009090064
Aktenzeichen: EP09701803
Anmeldetag: 15. Januar 2009
Veröffentlichung: 23. Juli 2009
Rechtsraum: WO
IPC: G06F17/50

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Synopsys, Inc.
Land: 🇺🇸 USA

🇺🇸 Synopsys

Synopsys ist ein US-amerikanischer Anbieter von Software für den Chip- und Systementwurf (EDA) mit Sitz in Kalifornien. Das Patentportfolio konzentriert sich auf Software und Datenverarbeitung sowie Halbleiter und elektrische Bauelemente, ergänzt durch Optik und Elektronik für Entwurfswerkzeuge. Anmeldungen reichen von 2000 bis in die Gegenwart.

483 Patente in unserer Datenbank

Fachgebiete

Software & Datenverarbeitung

Vertreten von