Germanium Layer Polishing

WO2010001028 Art A1 7. Januar 2010

Anmelder: S.O.I.Tec Silicon on Insulator Technologies 🇫🇷

Details

Veröffentlichungs-Nr.: WO2010001028
Aktenzeichen: EP09772710
Anmeldetag: 9. Juni 2009
Veröffentlichung: 7. Januar 2010
Rechtsraum: WO
IPC: B24B37/04H01L21/04H01L21/321

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: S.O.I.Tec Silicon on Insulator Technologies
Land: 🇫🇷 Frankreich

🇫🇷 S.O.I.Tec Silicon on Insulator Technologies

S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.

323 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente Werkzeug-, Fertigungs- & Drucktechnik

Vertreten von