Relaxation and transfer of strained layers

WO2010015302 Art A2 11. Februar 2010

Anmelder: S.O.I.Tec Silicon on Insulator Technologies 🇫🇷

Details

Veröffentlichungs-Nr.: WO2010015302
Aktenzeichen: EP09776930
Anmeldetag: 2. Juli 2009
Veröffentlichung: 11. Februar 2010
Rechtsraum: WO
IPC: H01L21/20H01L33/00H01L31/18H01L21/58H01L21/762

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: S.O.I.Tec Silicon on Insulator Technologies
Land: 🇫🇷 Frankreich

🇫🇷 S.O.I.Tec Silicon on Insulator Technologies

S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.

323 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von