Reduced topography-related irregularities during the patterning of two different stress-inducing layers in the contact level of a semiconductor device

WO2010062387 Art A1 3. Juni 2010

Anmelder: Globalfoundries Inc. 🇰🇾

Details

Veröffentlichungs-Nr.: WO2010062387
Aktenzeichen: EP09764110
Anmeldetag: 25. November 2009
Veröffentlichung: 3. Juni 2010
Rechtsraum: WO
IPC: H01L21/8238

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Globalfoundries Inc.
Land: 🇰🇾 KY

🇰🇾 GlobalFoundries

GlobalFoundries ist ein Halbleiterhersteller, der als Auftragsfertiger (Foundry) Chips für zahlreiche Kunden produziert; die Gesellschaft ist auf den Cayman Islands registriert. Das Patentportfolio konzentriert sich auf Halbleiter- und elektrische Bauelemente sowie Software. Die Anmeldungen von 2000 bis 2018 betreffen unter anderem Kontaktstrukturen und Fertigungsverfahren für Halbleiterbauelemente.

231 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von