Adaptation of the lattice parameter of a layer of strained material

WO2010103356 Art A1 16. September 2010

Anmelder: S.O.I.Tec Silicon on Insulator Technologies 🇫🇷

Details

Veröffentlichungs-Nr.: WO2010103356
Aktenzeichen: EP10704988
Anmeldetag: 15. Februar 2010
Veröffentlichung: 16. September 2010
Rechtsraum: WO
IPC: H01L21/762

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: S.O.I.Tec Silicon on Insulator Technologies
Land: 🇫🇷 Frankreich

🇫🇷 S.O.I.Tec Silicon on Insulator Technologies

S.O.I.Tec Silicon on Insulator Technologies war ein französischer Hersteller von Silizium-auf-Isolator-Wafern für die Halbleiterindustrie, das heutige Unternehmen firmiert als Soitec. Der Patentbestand konzentriert sich fast ausschließlich auf Halbleiterbauelemente und Waferbondverfahren.

323 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von