System for creating layout pattern for manufacturing mask rom, mask rom manufactured by using the system, and method for creating mask pattern

WO2010119520 Art A1 21. Oktober 2010

Anmelder: Renesas Electronics Corporation 🇯🇵

Details

Veröffentlichungs-Nr.: WO2010119520
Aktenzeichen: EP09843301
Anmeldetag: 15. April 2009
Veröffentlichung: 21. Oktober 2010
Rechtsraum: WO
IPC: G06F17/50

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Renesas Electronics Corporation
Land: 🇯🇵 Japan

🇯🇵 Renesas Electronics

Japanischer Halbleiterhersteller mit Sitz in Tokio, spezialisiert auf Mikrocontroller, analoge Bauelemente und Halbleiterlösungen unter anderem für die Automobil- und Industrieelektronik.

1.103 Patente in unserer Datenbank

Fachgebiete

Software & Datenverarbeitung

Vertreten von