Method and apparatus used for the physical validation of integrated circuits

WO2011051797 Art A2 5. Mai 2011

Anmelder: Synopsys, Inc. 🇺🇸

Details

Veröffentlichungs-Nr.: WO2011051797
Aktenzeichen: EP10826196
Anmeldetag: 28. Oktober 2010
Veröffentlichung: 5. Mai 2011
Rechtsraum: WO
IPC: G06F11/00G06F17/50

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Synopsys, Inc.
Land: 🇺🇸 USA

🇺🇸 Synopsys

Synopsys ist ein US-amerikanischer Anbieter von Software für den Chip- und Systementwurf (EDA) mit Sitz in Kalifornien. Das Patentportfolio konzentriert sich auf Software und Datenverarbeitung sowie Halbleiter und elektrische Bauelemente, ergänzt durch Optik und Elektronik für Entwurfswerkzeuge. Anmeldungen reichen von 2000 bis in die Gegenwart.

483 Patente in unserer Datenbank

Fachgebiete

Software & Datenverarbeitung

Vertreten von