Interface layer reduction method, method for forming high dielectric constant gate insulating film, high dielectric constant gate insulating film, high dielectric constant gate oxide film, and transistor having high dielectric constant gate oxide film
WO2011068096
Art A1
9. Juni 2011
Anmelder: National Institute for Materials Science 🇯🇵
Details
- Veröffentlichungs-Nr.
- WO2011068096
- Aktenzeichen
- EP10834546
- Anmeldetag
- 30. November 2010
- Veröffentlichung
- 9. Juni 2011
- Rechtsraum
- WO
- IPC
- H01L21/316H01L21/8238H01L27/092H01L29/78
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firma
- National Institute for Materials Science
- Land
- 🇯🇵 Japan
🇯🇵
National Institute for Materials Science
Japanisches staatliches Forschungsinstitut mit Sitz in Tsukuba, das auf Materialwissenschaft und Werkstoffforschung spezialisiert ist.
828 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Kein Vertreter erfasst.