Methods and structures for forming integrated semiconductor structures

WO2011097042 Art A1 11. August 2011

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2011097042
Aktenzeichen: EP11703056
Anmeldetag: 4. Januar 2011
Veröffentlichung: 11. August 2011
Rechtsraum: WO
IPC: H01L21/98H01L21/60H01L23/00H01L21/3105

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von