Bonded semiconductor structures and method of forming same

WO2011123199 Art A1 6. Oktober 2011

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2011123199
Aktenzeichen: EP11705796
Anmeldetag: 22. Februar 2011
Veröffentlichung: 6. Oktober 2011
Rechtsraum: WO
IPC: H01L27/06H01L21/822

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von