Trimming Thinning

WO2011134896 Art A2 3. November 2011

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2011134896
Aktenzeichen: EP11716525
Anmeldetag: 21. April 2011
Veröffentlichung: 3. November 2011
Rechtsraum: WO
IPC: H01L21/304H01L27/146H01L21/762H01L21/86H01L21/98

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von