Method for reducing irregularities at the surface of a layer transferred from a source substrate to a glass-based support substrate

WO2012000821 Art A1 5. Januar 2012

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2012000821
Aktenzeichen: EP11726152
Anmeldetag: 20. Juni 2011
Veröffentlichung: 5. Januar 2012
Rechtsraum: WO
IPC: H01L21/762

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von