Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods

WO2012048973 Art A1 19. April 2012

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2012048973
Aktenzeichen: EP11754436
Anmeldetag: 12. September 2011
Veröffentlichung: 19. April 2012
Rechtsraum: WO
IPC: H01L21/768H01L21/84H01L27/12

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von