A method of treating a multilayer structure

WO2012059350 Art A2 10. Mai 2012

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2012059350
Aktenzeichen: EP11773462
Anmeldetag: 24. Oktober 2011
Veröffentlichung: 10. Mai 2012
Rechtsraum: WO
IPC: H01L21/302H01L21/762H01L21/463H01L21/465

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von