Improved template layers for heteroepitaxial deposition of iii nitride semiconductor materials using hvpe processes

WO2012069521 Art A1 31. Mai 2012

Anmelder: Soitec, Arizona Board Of Regents, For And On Behalf Of Arizona State University 🇫🇷

Details

Veröffentlichungs-Nr.: WO2012069521
Aktenzeichen: EP11785447
Anmeldetag: 23. November 2011
Veröffentlichung: 31. Mai 2012
Rechtsraum: WO
IPC: H01L21/02

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Soitec
Arizona Board Of Regents, For And On Behalf Of Arizona State University
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von