Iii-v semiconductor structures with diminished pit defects and methods for forming the same

WO2012110642 Art A1 23. August 2012

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2012110642
Aktenzeichen: EP12704801
Anmeldetag: 17. Februar 2012
Veröffentlichung: 23. August 2012
Rechtsraum: WO
IPC: C30B25/18C30B29/40C30B29/38

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Metallurgie & Oberflächentechnik

Vertreten von