Apparatus and a method for direct wafer bonding, minimizing local deformation

WO2012126752 Art A1 27. September 2012

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2012126752
Aktenzeichen: EP12708833
Anmeldetag: 12. März 2012
Veröffentlichung: 27. September 2012
Rechtsraum: WO
IPC: H01L21/67

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von