Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods

WO2012130730 Art A1 4. Oktober 2012

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2012130730
Aktenzeichen: EP12710269
Anmeldetag: 22. März 2012
Veröffentlichung: 4. Oktober 2012
Rechtsraum: WO
IPC: H01L21/60H01L23/485

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von