Threshold adjustment of transistors by controlled s/d underlap

WO2013016089 Art A1 31. Januar 2013

Anmelder: Synopsys, Inc. 🇺🇸

Details

Veröffentlichungs-Nr.: WO2013016089
Aktenzeichen: EP12818096
Anmeldetag: 18. Juli 2012
Veröffentlichung: 31. Januar 2013
Rechtsraum: WO
IPC: H01L29/78H01L21/336

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Synopsys, Inc.
Land: 🇺🇸 USA

🇺🇸 Synopsys

Synopsys ist ein US-amerikanischer Anbieter von Software für den Chip- und Systementwurf (EDA) mit Sitz in Kalifornien. Das Patentportfolio konzentriert sich auf Software und Datenverarbeitung sowie Halbleiter und elektrische Bauelemente, ergänzt durch Optik und Elektronik für Entwurfswerkzeuge. Anmeldungen reichen von 2000 bis in die Gegenwart.

483 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von