Methods of forming bonded semiconductor structures including interconnect layers having one or more of electrical, optical, and fluidic interconnects therein, and bonded semiconductor structures formed using such methods

WO2013021251 Art A1 14. Februar 2013

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2013021251
Aktenzeichen: EP12745522
Anmeldetag: 31. Juli 2012
Veröffentlichung: 14. Februar 2013
Rechtsraum: WO
IPC: H01L21/98H01L21/683

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von