Methods of forming bonded semiconductor structures in 3d integration processes using recoverable substrates, and bonded semiconductor structures formed by such methods

WO2013021255 Art A1 14. Februar 2013

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2013021255
Aktenzeichen: EP12745523
Anmeldetag: 2. August 2012
Veröffentlichung: 14. Februar 2013
Rechtsraum: WO
IPC: H01L21/683H01L25/065H01L21/60H01L21/768H01L23/14H01L21/48

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von