Deposition system having acces gates and related method

WO2013027102 Art A1 28. Februar 2013

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2013027102
Aktenzeichen: EP12758602
Anmeldetag: 10. August 2012
Veröffentlichung: 28. Februar 2013
Rechtsraum: WO
IPC: C23C16/30C23C16/455C30B25/08C30B29/40H01L21/677

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente Metallurgie & Oberflächentechnik

Vertreten von