A wrapper circuit capable of reducing latency in operation between interfaced memory controller and memory

WO2013039377 Art A1 21. März 2013

Anmelder: Mimos Berhad 🇲🇾

Details

Veröffentlichungs-Nr.: WO2013039377
Aktenzeichen: EP12748564
Anmeldetag: 29. Juni 2012
Veröffentlichung: 21. März 2013
Rechtsraum: WO
IPC: G06F13/16G11C7/20

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Mimos Berhad
Land: 🇲🇾 Malaysia

🇲🇾 Mimos Berhad

Malaysisches staatliches Forschungsinstitut für Informations- und Kommunikationstechnologie mit Sitz in Kuala Lumpur. Die Patente decken Halbleitertechnik, Mikroelektronik und IT-Sicherheit ab.

929 Patente in unserer Datenbank

Fachgebiete

Akustik, Musik & Datenspeicherung Software & Datenverarbeitung

Vertreten von