Multi Junctions in A Semiconductor Device Formed By Different Deposition Techniques

WO2013054184 Art A1 18. April 2013

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2013054184
Aktenzeichen: EP12778788
Anmeldetag: 8. Oktober 2012
Veröffentlichung: 18. April 2013
Rechtsraum: WO
IPC: H01L31/0687H01L31/18H01L31/0304H01L31/0693H01L21/203H01L21/205H01L21/02

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von