Reduction in Decoder Loop Iterations

WO2013085568 Art A1 13. Juni 2013

Anmelder: Xilinx, Inc. 🇺🇸

Details

Veröffentlichungs-Nr.: WO2013085568
Aktenzeichen: EP12726323
Anmeldetag: 1. Juni 2012
Veröffentlichung: 13. Juni 2013
Rechtsraum: WO
IPC: H04L25/03H04L1/00H03M13/29

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Xilinx, Inc.
Land: 🇺🇸 USA

🇺🇸 Xilinx, Inc.

Xilinx, Inc. ist ein US-amerikanischer Hersteller programmierbarer Logikbausteine (FPGAs), seit 2022 Teil von AMD, mit Patenten im Bereich Halbleitertechnik und Chipdesign.

648 Patente in unserer Datenbank

Fachgebiete

Elektronik & Schaltungstechnik Nachrichtentechnik & Telekommunikation

Vertreten von