Timing optimization for memory devices employing error detection coded transactions

WO2013147733 Art A1 3. Oktober 2013

Anmelder: Bains, Kuljit Singh, Intel Corporation 🇺🇸

Details

Veröffentlichungs-Nr.: WO2013147733
Aktenzeichen: EP12872477
Anmeldetag: 26. März 2012
Veröffentlichung: 3. Oktober 2013
Rechtsraum: WO
IPC: G11C7/10G11C7/22G11C11/4096G11C29/42G06F13/14G06F11/10

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Bains, Kuljit Singh
Intel Corporation
Land: 🇺🇸 USA

🇺🇸 Intel

US-amerikanischer Halbleiterhersteller mit Sitz in Kalifornien. Entwickelt und produziert Prozessoren, Chipsätze sowie weitere Halbleiterkomponenten für Computer, Server und eingebettete Systeme.

26.633 Patente in unserer Datenbank

Fachgebiete

Akustik, Musik & Datenspeicherung Software & Datenverarbeitung

Vertreten von